自社のリーダーや先輩がいるチームに配属されます 。 ベテラン社員（大ベテラン含む）から技術を盗み、若手メンバーと切磋琢磨できる「育てあう」風土があります 。 ■開発環境・使用言語 言語： C、C++、C#、Java、Python、Assembler、VHDL/Verilog-HDLなど...

の案件を通して、回路設計の基礎から実践的なノウハウまで圧倒的なスピード感で成長していけます。 クライアントでも手を焼く案件を解決に導いてきた先輩たちがあなたの成長をしっかりと支えます。 ◆開発環境： 言語／VHDL、Verilog-HDL ※上記...

験に応じて、医療機器や産業機器などのマイコン応用製品の開発、デバイス選定、デジタル回路設計等をお任せいたします。 ＜業務詳細＞ ・マイコン応用製品の開発 ・VHDL／Verilogの設計開発 ・LSI・FPGAの論理設計 ・デバ...

】 ・仕様検討、仕様書作成 ・RTL設計、ロジック設計 ・論理設計、論理合成 ・論理検証（ダイナミック検証、タイミング検証） ・ワンチップ検証（C言語） ・実機デバッグ ・ドキュメント類の作成 【言語】 Verilog、VHDL...

プリ・バックエンド設計 ＊EDAツール Mentor社 Tessent Synopsys社 DFT ＊利用言語：Verilog・VHDL ＊使用OS・アプリ：Linuz/Windows, ［勤務地（住所）］ 東京都港区浜松町２−７...

週休二日(土日) 祝日、年末年始休暇、年次有給休暇、特別休暇制度 ［応募資格］ 【必須要件】 ■以下いずれか、もしくは合算で経験3年以上 ・HWとSWを統合したシステムの要件定義、設計経験 ・ロジック回路設計検証（Verilogもし...くはVHDL） ・アナログ回路設計検証 【歓迎要件】 ・リーダー経験 ・セキュリティ・システム設計経験、セキュリティ実装経験 ・セキュリティ評価経験経験 ・暗号の基礎知識...

プリ・バックエンド設計 ＊EDAツール Mentor社 Tessent Synopsys社 DFT ＊利用言語：Verilog・VHDL ＊使用OS・アプリ：Linuz/Windows, ［勤務地（住所）］ 東京都港区浜松町２−７...

資格］ ◆必須 ・デジタル回路設計経験がある方 ・HDL（Verilog,VHDL）を用いたFPGAやLSIの設計経験がある方 ・設計書、仕様書等のドキュメント作成ができる方 ・電気回路設計（基板回路）および動作検証経験がある方 ・マイ...

時間(推奨：始業時間10:00、終業時間19:00) ［休日・休暇］ 完全週休2日制(土・日・祝日)、夏季休暇、年末年始休暇 ［応募資格］ ◆必須 ・Verilog/VHDL設計経験 ・C/C++にお...

の知識/経験 ・制御ソフトウェアの開発経験 ・光学に関する知識/経験 【使用ソフトウエア・言語】 ソフト：Vivado（Xilinx社）、Quartus（Intel社）など 開発言語：Verilog、VHDL言語、Pythonなど...

の知識/経験 ・制御ソフトウェアの開発経験 ・光学に関する知識/経験 【使用ソフトウエア・言語】 ソフト：Vivado（Xilinx社）、Quartus（Intel社）など 開発言語：Verilog、VHDL言語、Pythonなど...

設計経験FPGA、Verilog-HDL、VHDL、DSPなどの設計経験アナログ,デジタル回路設計経験...

プリ・バックエンド設計 ＊EDAツール Mentor社 Tessent Synopsys社 DFT ＊利用言語：Verilog・VHDL ＊使用OS・アプリ：Linuz/Windows, ［勤務地（住所）］ 東京都港区浜松町２−７...

DFT(compier,tetramax,vcs, ＊利用言語：Verilog・VHDL,tcl, ＊使用OS・アプリ：Linuz/Windows, ［勤務地（住所）］ 神奈川県厚木市 大阪市北区 福岡市早良区 ［待遇・福利...

DFT(compier,tetramax,vcs, ＊利用言語：Verilog・VHDL,tcl, ＊使用OS・アプリ：Linuz/Windows, ［勤務地（住所）］ 神奈川県厚木市 ［待遇・福利厚生］ 給与 月額 30万円...

ーエレクトロニクス分野の開発・設計、シミュレーション（例.PSIM）経験のある方 ・PLCプログラミング（例.Verilog／VHDL）経験のある方 ■求める人物像 ・異なる価値観や意見を尊重し、協調・協働できる方 ・責任感をもって業務に取り組める方 ・新し...

はサブリーダー経験がある方 ・HDL（Verilog,VHDL）を用いたFPGAやLSIの設計経験がある方 ・ASIC/FPGAでのRTL設計経験がある方 ・LSIRTL設計、ランダム検証の経験がある方 ・設計書、仕様書等のドキュメント作成ができる方 ・アナ...

DFT(compier,tetramax,vcs, ＊利用言語：Verilog・VHDL,tcl, ＊使用OS・アプリ：Linuz/Windows, ［勤務地（住所）］ 神奈川県厚木市 大阪市北区 福岡市早良区 ［待遇・福利...

設計経験（Verilog／VHDLどちらか） ・標準イーサネットあるいは産業用ネットワークプロトコル実装経験 ・PC上のソフトウェア設計経験（言語不問） ・英文仕様書の読解スキル...

保険） ［休日・休暇］ ■休日休暇 完全週休2日制（土日）、年末年始休暇、夏期休暇、有給休暇、年間休日125日以上 ［応募資格］ ■応募資格 必要経験：半導体（FPGA,LSI、SOC）デジタル回路の設計経験。Verilog、VHDL 歓迎...