ルキーワード SystemC/RTL設計/FPGA/LSI/Verilog/VHDL/Linux/Microsoft Office/論理設計/機能検証 ■案件例 ・エッジAI向けLSI設計(顔認証・音声認識) ・通信機器向け高性能LSI開発 ・車載...
⚡ ⚡ Sat, 23 May 2026 07:57:39 GMT
回路の評価および動作確認 ・設計データ修正および設計補助対応 ・シミュレーション結果確認 ・デバッグおよび不具合解析対応 ・試験データまとめおよび資料作成 ・設計資料作成および更新対応 【使用ツール】 Verilog HDL、VHDL 【歓迎...
⚡ ⚡ Sat, 23 May 2026 07:46:18 GMT
ログ回路設計、高周波回路に関する知識、EMC対策、VHDLやVerilogなどの専門知識があること。...
⚡ ⚡ Sat, 23 May 2026 07:45:41 GMT
およびコーディング(ハイパフォーマンス/ローパワー設計) ・機能検証(SystemCベース) ・顧客との技術的な調整・ドキュメント作成 ■スキルキーワード SystemC/RTL設計/FPGA/LSI/Verilog/VHDL/Linux...
⚡ ⚡ Sat, 23 May 2026 07:45:23 GMT
⚡ ⚡ Sat, 23 May 2026 07:39:01 GMT
⚡ ⚡ Sat, 23 May 2026 07:23:17 GMT
タフロー設計、FSM(状態遷移図)設計 実装: ・Verilog/VHDLによるRTL記述 ・IPコアの選定・統合(AXIバス、メモリIF、DSPブロックなど) ・合成・配置配線(Vivado、Quartusなど) (3) FPGA論理...条件> ■必須条件: ・言語設計対応(verilogHDL,VHDL) ・論理設計(要求仕様から基本設計、詳細設計ができる) ・論理検証(検証項目立案、検証環境構築と検証ができる) ・FPGA開発ツールの使用経験がある ・日本...
⚡ ⚡ Sat, 23 May 2026 07:23:11 GMT
ム単位の配属でリーダー経験も積みやすい!】 ■業務内容:プロジェクト例【変更の範囲:会社の定める業務】 CMOSセンサーやチップ、半導体関連の設計・開発・評価、試作業務をお任せします。 <開発言語>VHDL/Verilog/SystemC <使用ツール>Cadence...
⚡ ⚡ Sat, 23 May 2026 07:22:32 GMT
クライフバランス◎〜 ■業務内容 ・デジタル設計エンジニアとして仕様設計、アーキテクチャ検討・設計(ASIC設計/FPGA設計等)をお任せします。 【使用言語】Verilogなど ■開発詳細 当社...学歴>大学院、大学、専修・各種学校、高等専門学校卒以上 <応募資格/応募条件> ■必須条件: デジタルLSI/ミックスドシグナルLSI/FPGA開発経験 VerilogHDL/VHDL/SystemVerilog等を...
⚡ ⚡ Sat, 23 May 2026 07:13:57 GMT
内で使われる各種産業用電子機器を開発〜製造する当社にて、各種産業用電子機器のFPGA設計をお任せします。 【主な業務内容】 ・FPGAやPLDの論理回路設計 ・Verilog-HDLやVHDLを用いたRTL設計/シミュレーション ■業務の魅力: ・内製化により、開発...
⚡ ⚡ Sat, 23 May 2026 07:10:38 GMT
サーやチップ、半導体関連の設計・開発・評価、試作業務をお任せします。 <開発言語>VHDL/Verilog/SystemC <使用ツール>Cadence(Virtuoso/Incisiveなど) ※スキルに合わせた案件・工程をお任せします 【案件...例】 ・無線機開発 ・蓄電回路設計開発 ・車載制御システム回路設計 ・FPGA開発 ・ECUの開発、回路設計 ・映像機器関連および電源周りの回路設計/RTL言語(Varilog、VHDL) ・電装部品の開発・評価 ・IC、LSIのハ...
⚡ ⚡ Sat, 23 May 2026 07:08:40 GMT
件ではフロントエンド工程の中でも、RTL設計を主軸としたポジションとなり、VHDLやVerilogを用いた論理回路設計、仕様策定、設計書の作成・修正を中心にご活躍いただきます。 設計フェーズでは、機能仕様を踏まえた回路構成の検討から、実装性・将来拡張性を意識したRTL設計...選考⇒適性検査(面接日までに受講お願いします)⇒面接(1~2回)⇒内定 ※カジュアル面談は必須ではございません。 [応募資格] ■必須条件 ・RTL設計の実務経験(VHDLまたはVerilog) ・FPGAまたはASICを対...
⚡ 6000000 - 8500000 per year ⚡ Fri, 22 May 2026 07:17:31 GMT
ロスコープやマルチメータを使った回路の検証 ・FPGAやPLDの論理回路設計 ・Verilog-HDLやVHDLを用いたRTL設計/シミュレーション 【変更の範囲:会社の定める業務】 ■業務の魅力: ・内製化により、開発~製造まで社内で一貫して行うことができるため、設計...
⚡ ⚡ Thu, 21 May 2026 05:34:04 GMT
部に対して、VHDL を用いた FPGA ロジック設計を行う ・Vivado を使い、IP 構成、RTL 作成、制約設定、合成・配置配線までを担当する ・ModelSim/Questa を用いて Verilog/SystemVerilog...
⚡ ⚡ Thu, 21 May 2026 04:49:27 GMT
言語と使用ツール 使用言語/ C,Java,Swift,C#,C++,Python,Ruby,JavaScript 使用ツール/ EDAツール, VHDL, Verilog HDL, CR-5000 ■組織構成 お客様先(大手飛行機メーカー内)では...
⚡ ⚡ Thu, 21 May 2026 04:26:35 GMT
全般をお任せします。 ■業務詳細: ・人工衛星や宇宙探査機に搭載されるデジタル回路基板の設計、開発(CPU、FPGA、メモリ、インターフェース回路など) ・RTL設計(Verilog/VHDL)によるFPGA論理回路の開発およびシミュレーション検証 ・宇宙...
⚡ ⚡ Thu, 21 May 2026 02:22:46 GMT
中の各種データを高速で収集・記録する装置)をお任せいたします。 ・Zynq?7000 の PL 部に対して、VHDL を用いた FPGA ロジック設計を行う ・Vivado を使い、IP 構成、RTL 作成、制約設定、合成・配置...配線までを担当する ・ModelSim/Questa を用いて Verilog/SystemVerilog のテストベンチでシミュレーション検証を実施する ・波形解析や不具合修正を行い、設計品質を確認する ・実機ボードにビットストリームを書き込み、ILA など...
⚡ ⚡ Wed, 20 May 2026 07:55:41 GMT
(Verilog,VHDL等)経験...
⚡ ⚡ Wed, 20 May 2026 07:53:41 GMT
ロスコープやマルチメータを使った回路の検証 ・FPGAやPLDの論理回路設計 ・Verilog-HDLやVHDLを用いたRTL設計/シミュレーション 【変更の範囲:会社の定める業務】 ■業務の魅力: ・内製化により、開発〜製造まで社内で一貫して行うことができるため、設計...
⚡ ⚡ Wed, 20 May 2026 07:53:36 GMT
ネスの設計経験 ・FPGA(VerilogまたはVHDL)、シーケンサなどの設計経験 ・組み込みソフト設計(マイコン、DSP、CPU;言語はCまたはC++)、メカトロニクスなどの制御設計経験 ・画像処理ソフトの設計経験...
⚡ ⚡ Wed, 20 May 2026 07:49:37 GMT
【神奈川/東京】半導体デジタル設計開発<シニアクラス/50代活躍中>◆フロントエンドの設計【エージェントサービス求人】【正社員】【ソフトウェア・情報処理】【第二新卒・既卒者可】【学歴不問】【フレックスタイム制】【年間休日120日以上】【土日祝日休み】【完全週休2日制】【神奈川県】
ルキーワード SystemC/RTL設計/FPGA/LSI/Verilog/VHDL/Linux/Microsoft Office/論理設計/機能検証 ■案件例 ・エッジAI向けLSI設計(顔認証・音声認識) ・通信機器向け高性能LSI開発 ・車載...
⚡ ⚡ Sat, 23 May 2026 07:57:39 GMT