的な勤務時間） 【資格・経験】 ■必須条件： ・ＲＴＬ設計経験（Ｖｅｒｉｌｏｇ／ＶＨＤＬ） ・ＣＭＯＳイメージセンサや半導体関連の知識 ■歓迎条件： ・検証環境構築やシミュレーションツールの使用経験 【休日・休暇】 年間休日123日...

設計・レイアウト）、オシロスコープ、マルチメーター ◇HDL：VerilogHDL／VHDL／System Verilog ◇ドキュメント作成・管理：Excel、Word、PowerPoint（MS Office 365）、VBA ◇その...

時間・曜日】 就業時間：9:00～18:00(所定労働時間：8時間0分) 休憩：60分 時間外労働：有 【時短勤務】 なし 【勤務時間タイプ】 固定（一般的な勤務時間） 【資格・経験】 ■必須条件： ・Verilog...、VHDL言語の経験 ・C言語の経験 ・デジタル回路設計において、実務経験が有ること （幅広い工程経験） ■歓迎条件： ・SystemVerilog言語の経験 【学歴】 高等学校卒業以上 【休日・休暇】 年間休日123日...

データを取り扱う基板回路設計の実務経験 （例：メモリインターフェース、FPGA周辺回路） ■歓迎条件： ・FPGA設計（VHDL／Verilog） ・高速信号処理の知識 ・宇宙機器開発経験 【学歴】 高等学校卒業以上 【休日・休暇】 年間休日123日 週休...

. VHDL、Verilogを用いたFPGA設計（尚可） 3. 海外規格認定申請および適合性評価 4. プリント基板設計、または外注設計のコントロール 5. 設計関連ドキュメントの作成（Microsoft Office使用） 使用...ログ回路設計のスキル ■歓迎条件： ・FPGA設計の実務経験（VHDL、Verilog） ・組込み機器の製品設計経験 【休日・休暇】 年間休日123日 週休2日制・会社カレンダーによる 年間有給休暇：10～20日（下限...

部品機器メーカーにて大型車両に搭載する部品基板の回路設計業務をお任せいたします。 中長期的なプロジェクト想定の為、最終的にはメンバーマネジメントも想定したポジションとなります！ ◆職務詳細： ・デジタル、アナログ回路設計 ・VHDL、Verilog等を使用したFPGA設計 ・海外...

ゴリズム開発、機器との通信制御ソフトの開発 ＦＰＧＡ、Ｖｅｒｉｌｏｇ－ＨＤＬ／ＶＨＤＬによるソフト開発 ＊従事すべき業務の変更の範囲：会社の定める業務 【給与】 給与25万～50万 ※年齢・能力・経験を考慮のうえ優遇いたします。 上記...

先によって多少前後しますが全社月平均では20時間程度になります。 【時短勤務】 なし 【勤務時間タイプ】 固定（一般的な勤務時間） 【資格・経験】 ■必須条件： ・Verilog、VHDL言語の経験 ・C言語の経験 ・デジタル回路設計において、実務...合成／検証やDFTなどミドルウェアの業務 ・HW言語を用いて、設計・検証 ■使用ツール： System Verilog／FPGA／ASIC／C言語 【仕事内容変更の範囲】 変更の範囲：会社の定める業務 紹介企業：株式...

など） ②機能設計～実装 要件定義：顧客や上位システムからの仕様をもとに、FPGAで実現すべき機能を明確化 機能設計：ブロック図作成、データフロー設計、FSM（状態遷移図）設計 実装： ・Verilog/VHDLによるRTL記述...設計対応（verilog HDL,VHDL) ・論理設計（要求仕様から基本設計、詳細設計ができる） ・論理検証（検証項目立案、検証環境構築と検証ができる） ・FPGA開発ツールの使用経験がある ・日本語によるコミュニケーションができる ■歓迎...

すめポイント： ・FPGA設計の専門性を発揮できる ・映像機器分野での先端技術に携われる ■ツール： FPGA、VHDL（HW記述言語）、Verilog HDL（HW記述言語） 【仕事内容変更の範囲】 変更の範囲：会社の定める業務 紹介企業：株式...

条件＞ ■必須条件： ・HDL(Verilog HDL、VHDL)での電子回路設計経験をお持ちの方 ※経験工程/プロジェクト規模は不問です。 ※デジタル/アナログ、FPGA/ASICは不問です。 【勤務時間】 ＜労働時間区分＞ 専門...

) 休憩：60分 時間外労働：有 【時短勤務】 なし 【勤務時間タイプ】 固定（一般的な勤務時間） 【資格・経験】 ■必須条件： ・Verilog、VHDL言語の経験がある方 ・C言語の経験がある方 ・デジ...

時間補足】 ※プロジェクトにより異なる 【時短勤務】 なし 【勤務時間タイプ】 固定（一般的な勤務時間） 【資格・経験】 ■必須条件： ・FPGA設計の実務経験（5年以上） ・HDL（Verilog/VHDL）を用...

条件： ・FPGA設計経験（VHDL/Verilog） ・信号処理アルゴリズムの設計経験 ・MATLABやPythonを用いたシミュレーション経験 ・宇宙機器や防衛関連機器の開発経験 【学歴】 高等学校卒業以上 【休日・休暇】 年間...

】 就業時間：8:40～17:30(所定労働時間：7時間50分) 休憩：60分 時間外労働：有 【時短勤務】 なし 【勤務時間タイプ】 固定（一般的な勤務時間） 【資格・経験】 ■必須条件： ・RTL（Verilog...／VHDL）の経験 ・FPGA設計者の経験 ・車載機器開発経験 ・仕様書作成経験 ・回路図再生経験 ・回路図が見れる方 ・CADパターン図が見れる方 ・DRBFM実施やレビュー参加経験 ・機能評価経験 ・特性評価経験（各種...

プライム市場上場企業グループのシステム開発会社にて、 半導体のDFT設計（テスト簡易化設計）を担当して頂きます。 【開発環境】 ・EDAソフト ・Verilog-HDL ・VHDL ★LinuxもしくはUNIXでのプログラミング経験がある方歓迎します （プロ...用して半導体集積回路の設計をしたことがある ・DFT（MBISTもしくはSCAN）実装経験2年以上 ・LinuxまたはUNIXの使用経験 【下記経験あれば尚可】 Verilog-HDL経験 VHDL経験 Perl経験 【休日・休暇】 土日祝休み、GW、夏季休暇、年末...

ログ分野・・・Candence Virtuoso、Synopsys Custom Compiler設計経験 ②デジタル分野・・・Synopsys VCS/Lint を用いて、VHDL/Verilog/RTL 【給与】時給2,300円〜2,300円 【勤務...

機器のデジタル回路設計（オーディオ機器、ホームシアター、サウンドバー、AVアンプ） ■使用ツール・環境： ◇CAD・設計支援：AutoCAD、各種CADツール（基板設計・レイアウト）、オシロスコープ、マルチメーター ◇HDL：VerilogHDL／VHDL...／System Verilog ◇ドキュメント作成・管理：Excel、Word、PowerPoint（MS Office 365）、VBA ◇その他：半田こて、各種工具類、業務管理ツール ■当社について 当社は電気・電子、機械系、自動車、医療...

機器のデジタル回路設計（オーディオ機器、ホームシアター、サウンドバー、AVアンプ） ■使用ツール・環境： ◇CAD・設計支援：AutoCAD、各種CADツール（基板設計・レイアウト）、オシロスコープ、マルチメーター ◇HDL：VerilogHDL／VHDL...／System Verilog ◇ドキュメント作成・管理：Excel、Word、PowerPoint（MS Office 365）、VBA ◇その他：半田こて、各種工具類、業務管理ツール ■当社について 当社は電気・電子、機械系、自動車、医療...

的にはメンバーマネジメントも想定したポジションとなります！ ◆職務詳細： ・デジタル、アナログ回路設計 ・VHDL、Verilog等を使用したFPGA設計 ・海外規格認定申請および適合性評価 ・プリント基板設計またはプリント基板の外注設計コントロール 等 ※ご経...