部に対して、VHDL を用いた FPGA ロジック設計を行う ・Vivado を使い、IP 構成、RTL 作成、制約設定、合成・配置配線までを担当する ・ModelSim/Questa を用いて Verilog/SystemVerilog...
⚡ ⚡ Thu, 20 Aug 2026 06:16:15 GMT
言語と使用ツール 使用言語/ C,Java,Swift,C#,C++,Python,Ruby,JavaScript 使用ツール/ EDAツール, VHDL, Verilog HDL, CR-5000 ■組織構成 お客様先(大手飛行機メーカー内)では...
⚡ ⚡ Thu, 20 Aug 2026 04:29:10 GMT
ロスコープやマルチメータを使った回路の検証 ・FPGAやPLDの論理回路設計 ・Verilog-HDLやVHDLを用いたRTL設計/シミュレーション 【変更の範囲:会社の定める業務】 ■業務の魅力: ・内製化により、開発~製造まで社内で一貫して行うことができるため、設計...
⚡ ⚡ Thu, 20 Aug 2026 04:23:19 GMT
全般をお任せします。 ■業務詳細: ・人工衛星や宇宙探査機に搭載されるデジタル回路基板の設計、開発(CPU、FPGA、メモリ、インターフェース回路など) ・RTL設計(Verilog/VHDL)によるFPGA論理回路の開発およびシミュレーション検証 ・宇宙...
⚡ ⚡ Thu, 20 Aug 2026 00:06:02 GMT
ネスの設計経験 ・FPGA(VerilogまたはVHDL)、シーケンサなどの設計経験 ・組み込みソフト設計(マイコン、DSP、CPU;言語はCまたはC++)、メカトロニクスなどの制御設計経験 ・画像処理ソフトの設計経験...
⚡ ⚡ Tue, 18 Aug 2026 07:53:11 GMT
中の各種データを高速で収集・記録する装置)をお任せいたします。 ・Zynq?7000 の PL 部に対して、VHDL を用いた FPGA ロジック設計を行う ・Vivado を使い、IP 構成、RTL 作成、制約設定、合成・配置...配線までを担当する ・ModelSim/Questa を用いて Verilog/SystemVerilog のテストベンチでシミュレーション検証を実施する ・波形解析や不具合修正を行い、設計品質を確認する ・実機ボードにビットストリームを書き込み、ILA など...
⚡ ⚡ Tue, 18 Aug 2026 07:52:32 GMT
(Verilog,VHDL等)経験...
⚡ ⚡ Tue, 18 Aug 2026 07:29:32 GMT
ロスコープやマルチメータを使った回路の検証 ・FPGAやPLDの論理回路設計 ・Verilog-HDLやVHDLを用いたRTL設計/シミュレーション 【変更の範囲:会社の定める業務】 ■業務の魅力: ・内製化により、開発〜製造まで社内で一貫して行うことができるため、設計...
⚡ ⚡ Tue, 18 Aug 2026 07:25:06 GMT
(Verilog,VHDL等)経験、FWの知識...
⚡ ⚡ Tue, 18 Aug 2026 07:08:57 GMT
モデル化-Verilog 制御モデル化-VHDL→モデル 制御対象モデル化-物理モデリング ACG-モデル→Verilog ACG-VHDL 回路シミュレーション ◆制御 制御モデル化 制御対象モデル化-物理モデリング ACG-モデル→C...
パーソルクロステクノロジー株式会社 ⚡ 3800000 - 7900000 per year ⚡ Sat, 15 Aug 2026 22:17:03 GMT
テム設計 ・モデル開発…数式処理システム(MATLAB等)を用いたアルゴリズム開発 ・デジタル回路設計…FPGAを用いた論理回路設計やタイミング制約(使用言語:Verilog、VHDL、SDC、UCF)、論理...
⚡ ⚡ Sun, 09 Aug 2026 04:38:01 GMT
ことができます。 ■開発ツール: 開発言語・使用ソフト/ツール:MATLAB、Simulink、Verilog/VHDL、C/C++ 仕様装置/機器:各種FPGA開発ツール(Xilinx/Intel)、ロジックアナライザ ■配属先情報: モビ...
⚡ ⚡ Sun, 09 Aug 2026 04:13:12 GMT
/土日祝休・フレックス活用で働きやすい環境◎~ ■業務詳細: ・映像記録/配信用組込み機器の回路設計。 ・映像信号処理/画像処理のFPGA設計(SystemVerilog/Verilog/VHDL)。 ■働き方 ・年休125日...
⚡ ⚡ Sun, 09 Aug 2026 02:48:09 GMT
(VerilogまたはVHDL)、シーケンサなどの設計経験 ・組み込みソフト設計(マイコン、DSP、CPU;言語はCまたはC++)、メカトロニクスなどの制御設計経験 ・画像処理ソフトの設計経験...
⚡ ⚡ Fri, 07 Aug 2026 07:40:23 GMT
(SystemVerilog/Verilog/VHDL)。 ■働き方 ・年休125日、フレックス勤務OK! 家庭都合や平日も趣味を楽しむためにフレックスで柔軟な働き方ができ、例えばスポーツ観戦の為に1時間早く帰る等が叶う環境です。 ■同社の特徴 現在...
⚡ ⚡ Fri, 07 Aug 2026 07:38:48 GMT
処理および信号処理装置における回路設計業務をご就業頂きます。 <具体的には> ・システム設計 ・モデル開発…数式処理システム(MATLAB等)を用いたアルゴリズム開発 ・デジタル回路設計…FPGAを用いた論理回路設計やタイミング制約(使用言語:Verilog、VHDL、SDC、UCF)、論理...
⚡ ⚡ Fri, 07 Aug 2026 07:32:44 GMT
休暇、慶弔休暇 [応募資格] <最終学歴>大学院、大学卒以上 <応募資格/応募条件> ■必須条件 ・デジタル回路/ロジック設計の経験(5年以上) ・RTL設計(Verilog/VHDL等)によるロジック設計の経験 ・デジ...
⚡ ⚡ Fri, 07 Aug 2026 07:23:37 GMT
理回路設計 ・Verilog-HDLやVHDLを用いたRTL設計/シミュ レーション 変更範囲:会社の定める業務 【給与】 月給 26万円 ~ 40万円 <想定年収> 450万円~700万円 ※経験を考慮して決定します。 【勤務地】 〒610...
⚡ 260000 - 400000 per month ⚡ Thu, 06 Aug 2026 22:03:32 GMT
⚡ ⚡ Thu, 06 Aug 2026 06:40:44 GMT
、I/F周辺の電子回路設計 ・VHDL、Verilog HDL等によるFPGAでのデジタル信号処理回路の設計・放射線検出器から計測回路、ソフトウェアまで含めたシステム検討 ・放射線検出器を用いた回路の性能評価 ・新製品の要素開発 ・お客...
⚡ ⚡ Thu, 06 Aug 2026 01:21:48 GMT
【東京/新宿区】Zynq7000のFPGA開発・評価業務◆年間休日122日/福利厚生充実【転職支援サービス求人】
部に対して、VHDL を用いた FPGA ロジック設計を行う ・Vivado を使い、IP 構成、RTL 作成、制約設定、合成・配置配線までを担当する ・ModelSim/Questa を用いて Verilog/SystemVerilog...
⚡ ⚡ Thu, 20 Aug 2026 06:16:15 GMT