環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...

環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...

環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証：次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導...

ドウェア） ・完成したSoCの機能評価/プロセスの構築（実機評価・使いこなし（ハード/ソフトウエア）、各種開発環境構築（ハード/ソフトウエア） 【開発ツール】 ・プログラミング言語（C/C++/Python/tcl 等） ・RTL（Verilog.../VHDL）、System-C ・SoC開発のためのEDAツール全般 ■魅力・やりがい： お客様に最新のサービスを最速で届けるSDVを実現するために必要な、”AIを省電力で実行できるカスタムSoC”を開発します。HondaのAIアル...

環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...

環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証：次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導...

環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...

環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証：次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導...

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証：次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導...

環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...

図設計、回路シミュレーション、verilogシミュレーション、回路合成 ■主な環境/使用技術 ・Unix（Linux）、Windows、C言語、Vivado、DDR回路、Verilog／VHDL ■備考： ・長期...

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証：次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導...

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証：次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導...

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証：次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導...

アウト設計、特性検証、信頼性検証、FPGA設計 評価検証：次世代製品開発のための各種評価データ取得及び解析 ◎LSI設計開発 Verilog/VHDL 論理回路設計・検証 LSI論理回路設計/検証業務 半導体素子のレイアウト設計 ◎半導...

環境構築（UVM／SystemVerilog） ■使用ツール／言語： ◇Verilog、VHDL、SystemVerilog ◇Vivado、Quartus、Synopsys、Cadence、Mentor ◇UVM、JTAG、Oscillo...

： ◇CAD・設計支援：AutoCAD、各種CADツール（基板設計・レイアウト）、オシロスコープ、マルチメーター ◇HDL：VerilogHDL／VHDL／System Verilog ◇ドキュメント作成・管理：Excel、Word...