不問 <応募資格/応募条件> ■必須条件: ・RTL設計経験(Verilog/VHDL) ・CMOSイメージセンサや半導体関連の知識 ■歓迎条件: ・検証環境構築やシミュレーションツールの使用経験...
⚡ ⚡ Wed, 08 Jul 2026 07:51:44 GMT
などの最先端の技術に携わることができます。 ■業務内容 ・Verilog/VHDLによる論理設計および検証業務 ・DFTおよびCTSからP&R、レイアウトまでの作業 ・アナログ回路設計および検証業務(記載のいずれか) 主な作業内容 ・RTLのコーディング ・第三者検証(検証...
⚡ ⚡ Sun, 05 Jul 2026 05:54:34 GMT
との仕様打ち合わせや要件定義、設計方針の策定 ・VerilogまたはVHDLを用いた論理回路設計(FPGA開発) ・Xilinx(Vivado)、Intel(Quartus)、Lattice(Diamond)等各種FPGA設計・検証 ・基本設計・詳細...
⚡ ⚡ Sun, 05 Jul 2026 03:05:38 GMT
となる方■ VerilogまたはVHDLによるFPGA設計開発経験 Xilinx社製またはAltera社製デバイスの使用経験 【休日・休暇】 土日祝 年間休日 123日 【待遇】 在宅勤務(全従業員利用可) リモートワーク可(全従...
⚡ ⚡ Sat, 04 Jul 2026 22:29:08 GMT
開発の全体像を把握しながら業務を遂行します。 ■業務詳細 ・顧客との仕様打ち合わせや要件定義、設計方針の策定 ・VerilogまたはVHDLを用いた論理回路設計(FPGA開発) ・Xilinx(Vivado)、Intel(Quartus)、Lattice(Diamond)等各...学校、高等専門学校、高等学校卒以上 <応募資格/応募条件> ■必須条件 VerilogまたはVHDL言語を使用した論理回路設計経験 Xilinx/Intel/LatticeいずれかのFPGAまたはCPLD開発経験 ■歓迎条件 高速...
⚡ ⚡ Sat, 04 Jul 2026 07:58:00 GMT
計検証業務を行って頂きます。 画像機器、通信機器、AI機器などの最先端の技術に携わることができます。 ■業務内容 ・Verilog/VHDLによる論理設計および検証業務 ・DFTおよびCTSからP&R、レイアウトまでの作業 ・アナログ回路設計および検証業務(記載...
⚡ ⚡ Sat, 04 Jul 2026 07:03:33 GMT
プリ・バックエンド設計 *EDAツール Mentor社 Tessent Synopsys社 DFT *利用言語:Verilog・VHDL *使用OS・アプリ:Linuz/Windows, [勤務地(住所)] 東京都港区浜松町2−7...
⚡ 4000000 - 6000000 per year ⚡ Thu, 02 Jul 2026 07:58:26 GMT
[仕事詳細] 【職務概要】 顧客のニーズに合わせて、LSI/FPGAの設計検証業務を行って頂きます。 画像機器、通信機器、AI機器などの最先端の技術に携わることができます。 【職務詳細】 ・Verilog/VHDLによ...
⚡ 4000000 - 6500000 per year ⚡ Thu, 02 Jul 2026 07:54:25 GMT
の応募条件に加え下記のようなご経験を歓迎します ◎プログラミングの経験 ・組み込みFW開発の経験(C、C++、VHDL、Verilog-HDLなど) ・Linuxに関する知識 ◎シミュレータの業務使用経験(LTspiceなど) ◎高信頼性設計の経験 ◎ロボ...
⚡ ⚡ Thu, 02 Jul 2026 07:50:41 GMT
アルゴリズムの設計・開発~外注管理(必要に応じて) ■開発:C言語/C++/Python/MATLAB/VHDL,/Verilog (FPGA実装) 【具体的な仕事内容】 ・フィルタを用いた軌道時刻決定・姿勢決定等、推定アルゴリズムの設計・開発 ・アル...の実務経験(VHDL/Verilog) ・組み込みシステム開発の経験 ・数値シミュレーションの経験(MATLAB,Python等) 【尚可】 ・衛星軌道力学や摂動の知識 ・衛星の姿勢制御系における知識 ・FPGAの高位合成(HLS)経験...
⚡ 7500000 - 9000000 per year ⚡ Thu, 02 Jul 2026 07:49:04 GMT
⚡ 4000000 - 6000000 per year ⚡ Thu, 02 Jul 2026 07:47:51 GMT
DFT(compier,tetramax,vcs, *利用言語:Verilog・VHDL,tcl, *使用OS・アプリ:Linuz/Windows, [勤務地(住所)] 東京都渋谷区 [待遇・福利厚生] 給与 月額 30万円...
⚡ 4000000 - 6000000 per year ⚡ Thu, 02 Jul 2026 07:47:23 GMT
・SystemVerilog設計、VHDL・Verilog-HDL設計、論理検証(C言語、Specman 他) 【歓迎経験】IP設計・検証(PCI-Express、USB、S-ATA他)、CPUバス設計・検証(おもにARM系)...
⚡ 4000000 - 7000000 per year ⚡ Thu, 02 Jul 2026 07:42:39 GMT
休暇制度有り ※定例会有(年二回/土曜) [応募資格] 【必須】 ・高周波回路設計の実務経験を5年以上お持ちの方 ・直近3年以内まで、設計の実務経験をお持ちの方 【尚可】 ・FPGA設計経験(VHDL/Verilog) ・信号...
⚡ 5500000 - 7000000 per year ⚡ Thu, 02 Jul 2026 07:41:40 GMT
・各種学校、高等専門学校、高等学校卒以上 <応募資格/応募条件> ■必須条件: ・高速データを取り扱う基板回路設計の実務経験 (例:メモリインターフェース、FPGA周辺回路) ■歓迎条件: ・FPGA設計(VHDL/Verilog...
⚡ ⚡ Thu, 02 Jul 2026 07:38:43 GMT
リインターフェース、FPGA周辺回路) 【尚可】 ・FPGA設計(VHDL/Verilog) ・高速信号処理の知識 ・宇宙機器開発経験 ■配属案件について: 本プロジェクトだけでなく、一人...
⚡ 5500000 - 7500000 per year ⚡ Thu, 02 Jul 2026 07:38:06 GMT
設計 ・機能評価と環境構築:完成したSoCの実機評価、使いこなし、各種開発環境(ハード/ソフトウェア)の構築 【使用ツール・言語】 ・プログラミング言語:C、C++、Python、tcl 等 ・ハードウェア記述言語:RTL(Verilog...、VHDL)、System-C ・EDAツール:SoC開発のためのEDAツール全般 【業務内容変更の範囲】 同社業務全般 [勤務地(住所)] 東京都港区虎ノ門2-2-3 東京メトロ銀座線「虎ノ門」駅徒歩2分 勤務地変更の範囲:出向...
⚡ 4500000 - 6500000 per year ⚡ Thu, 02 Jul 2026 07:36:43 GMT
ターサービスといった一連のエンジニアリング業務を担っていただきます。 【職務詳細】 ・FPGA ASIC Custom LSIの設計/デバッグ/評価など ・開発主要分野:画像表示装置/システム、画像検査装置、モバイルネットワーク、メモリなど ・開発環境:Verilog HDL、VHDLなど ■得ら...休暇形態:完全週休2日制(土日祝)、年間有給休暇:10日(入社月によっては10日以下の可能性あり)、年末年始、夏季休暇、慶弔休暇 [応募資格] 【必須】 ・VerilogHDLまたはVHDL、いずれかの言語スキルをお持ちの方 ・論理...
⚡ 5500000 - 7500000 per year ⚡ Thu, 02 Jul 2026 07:36:20 GMT
⚡ 4000000 - 6000000 per year ⚡ Thu, 02 Jul 2026 07:35:28 GMT
で活躍中の先輩技術者が育成専任担当としてあなたをサポートします。実際の案件を通して、回路設計の基礎から実践的なノウハウまで圧倒的なスピード感で成長していけます。 クライアントでも手を焼く案件を解決に導いてきた先輩たちがあなたの成長をしっかりと支えます。 ◆開発環境: 言語/VHDL、Verilog...
⚡ ⚡ Thu, 02 Jul 2026 07:35:00 GMT
【東京都台東区】RTL設計・検証(CMOSイメージセンサ開発)◇大手企業と取引実績あり【エージェントサービス求人】【正社員】【人材派遣・人材紹介】【第二新卒・既卒者可】【学歴不問】【年間休日120日以上】【産休・育休取得実績】【社宅・寮・住宅補助あり】【東京都】
不問 <応募資格/応募条件> ■必須条件: ・RTL設計経験(Verilog/VHDL) ・CMOSイメージセンサや半導体関連の知識 ■歓迎条件: ・検証環境構築やシミュレーションツールの使用経験...
⚡ ⚡ Wed, 08 Jul 2026 07:51:44 GMT