時間・曜日】 就業時間:9:00~18:00(所定労働時間:8時間0分) 休憩:60分 時間外労働:有 【時短勤務】 なし 【勤務時間タイプ】 固定(一般的な勤務時間) 【資格・経験】 ■必須条件: ・Verilog...、VHDL言語の経験 ・C言語の経験 ・デジタル回路設計において、実務経験が有ること (幅広い工程経験) ■歓迎条件: ・SystemVerilog言語の経験 【学歴】 高等学校卒業以上 【休日・休暇】 年間休日123日...
⚡ 350000 - 500000 per month ⚡ Tue, 03 Mar 2026 23:38:19 GMT
ゴリズム開発、機器との通信制御ソフトの開発 FPGA、Verilog-HDL/VHDLによるソフト開発 *従事すべき業務の変更の範囲:会社の定める業務 【給与】 給与25万~50万 ※年齢・能力・経験を考慮のうえ優遇いたします。 上記...
⚡ ⚡ Tue, 03 Mar 2026 23:31:16 GMT
. VHDL、Verilogを用いたFPGA設計(尚可) 3. 海外規格認定申請および適合性評価 4. プリント基板設計、または外注設計のコントロール 5. 設計関連ドキュメントの作成(Microsoft Office使用) 使用...ログ回路設計のスキル ■歓迎条件: ・FPGA設計の実務経験(VHDL、Verilog) ・組込み機器の製品設計経験 【休日・休暇】 年間休日123日 週休2日制・会社カレンダーによる 年間有給休暇:10~20日(下限...
⚡ 450000 - 600000 per month ⚡ Tue, 03 Mar 2026 23:29:55 GMT
時間補足】 ※プロジェクトにより異なる 【時短勤務】 なし 【勤務時間タイプ】 固定(一般的な勤務時間) 【資格・経験】 ■必須条件: ・FPGA設計の実務経験(5年以上) ・HDL(Verilog/VHDL)を用...
⚡ 400000 - 500000 per month ⚡ Tue, 03 Mar 2026 23:14:50 GMT
) 休憩:60分 時間外労働:有 【時短勤務】 なし 【勤務時間タイプ】 固定(一般的な勤務時間) 【資格・経験】 ■必須条件: ・Verilog、VHDL言語の経験がある方 ・C言語の経験がある方 ・デジ...
⚡ 300000 - 390000 per month ⚡ Tue, 03 Mar 2026 23:12:31 GMT
的にはメンバーマネジメントも想定したポジションとなります! ◆職務詳細: ・デジタル、アナログ回路設計 ・VHDL、Verilog等を使用したFPGA設計 ・海外規格認定申請および適合性評価 ・プリント基板設計またはプリント基板の外注設計コントロール 等 ※ご経...
⚡ ⚡ Tue, 03 Mar 2026 08:11:28 GMT
-HDL、VHDL、SystemC、System-verilogの開発経験<br>※技術・人文知識・国際業務など、該当の業務に関して対応可能な方 ※日本で勤務可能な方<br>【日勤】9:00~18:00<br>(休憩60分/実働8時間)<br...>・リアルタイムOS(Itron、Vxworksなど)による開発経験<br>・組込みLinuxでの開発経験<br>・モデルベース開発経験<br>・画像処理、通信・信号処理制御のいずれかの経験<br>・車載用機器の開発経験<br>・verilog...
⚡ 350000 per month ⚡ Sun, 01 Mar 2026 08:55:09 GMT
技術職(電気、電子、機械) 掲載予定期間:2026/2/26(木)〜2026/5/27(水) 【東京/渋谷】RTL設計・検証業務◆40代50代活躍中 RTL設計・検証/Verilog・VHDL/SystemVerilog...しできればと思います。 ◆使用ツール: ・verilog/VHDL ・C言語 ・systemVerilog ◆エンジニアとしてのご活躍例 ・大手メーカー様にて早期退職制度を活用された後入社、大手総合電機メーカー様の案件にてご活躍されている50代後...
⚡ ⚡ Sun, 01 Mar 2026 05:49:17 GMT
[仕事詳細] 弊社正社員として雇用致します。 電子回路設計エンジニアとしてFPGA設計業務に従事して頂きま す。 ご本人のご経験次第になりますが、仕様検討・作成、回路設計、デ バック作業等を行って頂きます。 言語:Verilog...、VHDL OS:Linux 電子回路の実務経験があれば、対象製品や経験年数は問いません。 ご希望があれば、面接時にご相談頂けましたら幸いです。 ※複数案件でのご希望の際は、 選考内にてご相談の上決定いたしますので、 2案件...
⚡ ⚡ Fri, 27 Feb 2026 08:49:09 GMT
体製造装置、ストレージ機器ファームウェア FPGA/デジタル回路設計・検証(VHDL、Verilog)、CPU周辺回路・基板設計 ■魅力 ・Web・オープン系開発から組込制御、ハードウェアまで、幅広い業界・領域のプロジェクトに携われ、上流...
⚡ ⚡ Fri, 27 Feb 2026 08:22:57 GMT
[仕事詳細] RTL設計・検証/Verilog・VHDL/SystemVerilog/FPGA評価/大手メーカー案件/定年65歳/キャリア継続支援/残業少なめ/技術志向歓迎/安定成長企業 当社では、マネ...験スキルに応じて別案件の打診をさせていただく場合もございます。ご面接の際に志向性に合わせて様々お話しできればと思います。 ◆使用ツール: ・verilog/VHDL ・C言語 ・systemVerilog ◆エンジニアとしてのご活躍例 ・大手...
⚡ ⚡ Fri, 27 Feb 2026 08:14:39 GMT
ュレーション・実機デバッグまでの一連の業務をご担当いただきます。 ■業務詳細 ・構想検討 ・使用構築 ・設計、実装シミュレーション、実機デバック ■対応FPGA INTEL、XILINX、LATTICE他 ■対応言語 VHDL...、Verilog ■使用ツール Quartus、VIVADO、Modelsim、ALINT、Questa ■開発事例 ・エネルギー計測端末 ・エレベータ監視端末 ・半導体製造装置向け制御盤 ・車載開発向け遠隔監視端末 ・エッ...
⚡ ⚡ Fri, 27 Feb 2026 04:37:01 GMT
るFPGA開発経験 ・ModelSim/Questa使用経験 ・設計環境:VHDL、バージョン管理(git) ・検証環境:Verilog/SystemVerilog(簡易) あれば尚可 ・自分で作業スケジュールを立て、進行...、AXI-stream、DDR制御、DMA転送知識 ・AMD(Xilinx) VivadoによるFPGA開発経験 ・ModelSim/Questa使用経験 ・設計環境:VHDL、バージョン管理(git) ・検証環境:Verilog...
日総工産株式会社 ⚡ ⚡ Fri, 27 Feb 2026 03:32:56 GMT
の改善と顧客満足度の向上を図ります。 製品サイト:Catapult High-Level Synthesis & Verification | Siemens Software ■応募資格(必須要件) Verilog 、SystemVerilog、あるいは VHDL の...
Siemens ⚡ ⚡ Fri, 27 Feb 2026 00:28:58 GMT
内容 ・Verilog/VHDLによるRTL設計 ・高速信号処理ロジック設計 ・タイミング制約設計 ・論理シミュレーション/実機検証 ▽スターワークスの魅力 ◎早く案件紹介ができる 大手派遣会社と同じように、大手・有名...
⚡ ⚡ Thu, 26 Feb 2026 08:14:46 GMT
/Linux ● FPGA Verilog/VHDL RTL設計 タイミング収束まで完遂経験 高速信号処理ロジック ⸻ 一人称で設計できる レビュー“される側”ではなく“する側” トラブル時に逃げない そんな人だけ、来て...
⚡ ⚡ Thu, 26 Feb 2026 08:04:58 GMT
⚡ ⚡ Thu, 26 Feb 2026 07:52:50 GMT
倉庫等で活用されるロボットの制御プログラム開発 ■開発環境 【言語】C、C++、C#、Java、Python、VHDL、Verilog等 【OS】Linux、Android、iOS、μITRON、RIOT、Windows、T-Kernel 【構成管理ツール】Git、GitLab...
⚡ ⚡ Thu, 26 Feb 2026 02:36:13 GMT
ルキーワード SystemC/RTL設計/FPGA/LSI/Verilog/VHDL/Linux/Microsoft Office/論理設計/機能検証 ■案件例 ・エッジAI向けLSI設計(顔認証・音声認識) ・通信機器向け高性能LSI開発 ・車載...
⚡ ⚡ Wed, 25 Feb 2026 08:59:53 GMT
ュリティー関連システム開発(指紋システム) ・物流倉庫等で活用されるロボットの制御プログラム開発 ■開発環境 【言語】C、C++、C#、Java、Python、VHDL、Verilog等 【OS】Linux、Android、iOS、μITRON、RIOT...
⚡ ⚡ Wed, 25 Feb 2026 08:58:13 GMT
ハードウェアの製品開発エンジニア
時間・曜日】 就業時間:9:00~18:00(所定労働時間:8時間0分) 休憩:60分 時間外労働:有 【時短勤務】 なし 【勤務時間タイプ】 固定(一般的な勤務時間) 【資格・経験】 ■必須条件: ・Verilog...、VHDL言語の経験 ・C言語の経験 ・デジタル回路設計において、実務経験が有ること (幅広い工程経験) ■歓迎条件: ・SystemVerilog言語の経験 【学歴】 高等学校卒業以上 【休日・休暇】 年間休日123日...
⚡ 350000 - 500000 per month ⚡ Tue, 03 Mar 2026 23:38:19 GMT