FPGA Engineer (Middle / Senior)
a testování až po uvedení do provozu. Hlavní pracovní náplň: 1. Vývoj RTL kódu v jazycích Verilog, SystemVerilog nebo VHDL. 2... zkušeností s vývojem pro FPGA. 2. Pokročilá znalost jazyků Verilog, SystemVerilog nebo VHDL. 3. Zkušenosti s FPGA platformami AMD...
Senior Hardware Systems Architect
zkušenosti s: DDR PCIe Ethernet USB LVDS CAN UART SPI I2C. Zkušenosti s FPGA vývojem v jazycích Verilog, SystemVerilog nebo VHDL...
FLY SYSTEM COMPANY a.s. ⚡ 50000 per month ⚡ Tue, 30 Jun 2026 04:10:55 GMT