mit mindestens einer der Sprachen VHDL, Verilog oder SystemC. Darüber hinaus verfügen Sie über praktische Erfahrung...
Fraunhofer ⚡ ⚡ Thu, 09 Apr 2026 06:33:04 GMT
Wissenschaftliche/r Mitarbeiter/in FPGA-Entwicklung und Regelungstechnik (all genders)
mit mindestens einer der Sprachen VHDL, Verilog oder SystemC. Darüber hinaus verfügen Sie über praktische Erfahrung...
Fraunhofer ⚡ ⚡ Thu, 09 Apr 2026 06:33:04 GMT